Attorney Docket No.: BHT-3167-139

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Patent Application of

Wein-Town SUN et al.

Group Art Unit: Not Yet Assigned

Application No.: Not Yet Assigned

Examiner: Not Yet Assigned

Filed: July 23, 2003

For: DUAL GATE LAYOUT FOR THIN FILM TRANSISTOR

CLAIM TO PRIORITY UNDER 35 U.S.C. § 119

Assistant Commissioner of Patents Washington, D.C. 20231

Sir:

Pursuant to the provisions of 35 U.S.C. § 119 and 37 C.F.R. § 1.55, Applicant claims the right of priority based upon **Taiwanese Application No. 092107167 filed**March 28, 2003.

A certified copy of Applicant's priority document is submitted herewith.

Respectfully submitted,

By:

Bruce H. Troxell Reg. No. 26,592


TROXELL LAW OFFICE PLLC

5205 Leesburg Pike, Suite 1404 Falls Church, Virginia 22041 Telephone: (703) 575-2711 Telefax: (703) 575-2707

Date: July 23, 2003

[되면 [되면

5005



राधि प्राप्त प्राप्त



中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE
MINISTRY OF ECONOMIC AFFAIRS
REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛, 其申請資料如下,:

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日 : 西元 2003 年 03 月 28 日 Application Date

申 請 案 號 : 092107167 Application No.

中 請 人 支達光電股份有限公司
-Applicant(s)

局 Director General


祭練生

發文字號: 09220497630

Serial No.

申請日期		IPC分類
申請案號	•	

以上各欄	由本局填言	發明專利說明書
	中文	薄膜電晶體之雙閘極佈局結構
發明名稱	英文	Dual Gate Layout for Thin Film Transistor
	姓 名 (中文)	1. 李春生
-	姓名(英文)	1. Chun-Sheng LI
發明人 (共3人)	國籍(中英文)	1. 中華民國 TW
	住居所(中文)	1. 高雄市三民區褒忠街91巷17號
	住居所(英文)	1. No. 17, Lane 91, Pao Chung Street, San Ming District, Kaohsiung City, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	1. 友達光電股份有限公司
·	名稱或 姓 名 (英文)	1. AU Optronics Corp.
=	國籍(中英文)	1. 中華民國 TW
申請人(共1人)	住居所 (營業所) (中 文)	1. 新竹市科學工業園區力行二路1號 (本地址與前向貴局申請者相同)
	住居所 (營業所) (英 文)	1. No. 1, Li-Hsin Rd. 2, Science-Based Industrial Park, Hsinchu 300, Taiwan R.O.C.
	代表人(中文)	1. 李焜耀
	代表人(英文)	1. Kun-Yao LI



申請日期:		•		IPC 4	入類	-		,.			 	· ·	
申請案號:		*		- -					,				
(以上各欄	由本局填	註)	發	明	專利	説	明	書				-	547
	中文						·		·		•		
發明名稱	英文			· , ·								-	
	姓 名 (中文)	2. 尤建盛					0						
-	姓 名 (英文)	2. Jian-S	Shen YU	· · · · · · · · · · · · · · · · · · ·		-					·		
發明人 (共3人)	國籍(中英文)	2. 中華民	.國 TW						-				
	住居所(中文)	2. 新竹市		- 段894	き123之	5號2末	忠		es e				·
	住居所(英文)	2. 2F, No R. O. C). 123-5,	Lane	89, Se	c. 1,	Kuang	g Fu	Road,	Hsin	chu C	ity,	Taiwan,
	名稱或 姓 名 (中文)				•			· .	• • •				
	名稱或 姓 名 (英文)							-					
=	國籍(中英文)		* .									• ****	
申請人(共1人)	住居所 (營業所) (中 文)								. " "				
	住居所 (營業所) (英 文)					•							•
	代表人(中文)		e .		_								*
· · · ·	代表人(英文)											-	
						-		· .			· · · · · · · · · · · · · · · · · · ·		

申請日期:	IPC分類	
申請案號:		

(以上各欄由本局填註)

發明專利說明書

1	·	
	中文	
· 發明名稱	英 文	
	姓 名 (中文)	3. 孫文堂
<u>-</u>	姓 名 (英文)	3. Wein-Town SUN
發明人 (共3人)	國籍(中英文)	3. 中華民國 TW
	[3. 高雄市楠梓區和昌里19鄰和光街95巷1號
	住居所(英文)	
	名稱或 姓 名 (中文)	
;	名稱或 姓 名 (英文)	
	國籍(中英文)	
申請人	住居所 (營業所) (中 文)	
	住居所 (營業所) (英 文))
	代表人(中文)	
	代表人(英文)	





四、中文發明摘要 (發明名稱:薄膜電晶體之雙閘極佈局結構)

六、英文發明摘要 (發明名稱:Dual Gate Layout for Thin Film Transistor)

Dual Gate Layout for Thin Film Transistor

A dual gate layout of a thin film transistor of
liquid crystal display to alleviate dark current
leakage is disclosed. The layout comprises (1) a
polysilicon on a substrate having a L-shaped or a
snake shaped from top-view, which has a heavily
doped source region, a first lightly doped region, a
first gate channel, a second lightly doped region, a





四、中文發明摘要 (發明名稱:薄膜電晶體之雙閉極佈局結構)

五、(一)、本案代表圖為:第 __二 A_____圖

(二)、本案代表圖之元件代表符號簡單說明:

多晶矽區段100

n+重 摻 雜 源 極 區 100A

n+重 摻 雜 汲 極 區 909g、 100I

第一通道 100C

第二通道 100G

909b, 909d, 909f, 100B, 100D, 100F, 100H

n+重 摻 雜 區 100E

掃描金屬線 120

I型 閘極 121

資料線 130


接觸窗 132、 133、 162

透明金屬電極 160

金屬 導線 150

六、英文發明摘要 (發明名稱:Dual Gate Layout for Thin Film Transistor)

second gate channel, a third lightly doped region and a heavily doped drain region formed in order therein; (2) a gate oxide layer formed on the polysilicon layer and the substrate, (3) a gate metal layer then formed on the gate oxide layer having a scanning line and an extension portion with a L-shaped or an I-shaped. The gate metal intersects with the polysilicon layer thereto define the






四、中文發明摘要 (發明名稱:薄膜電晶體之雙閘極佈局結構)

六、英文發明摘要 (發明名稱:Dual Gate Layout for Thin Film Transistor)

forgoing gate channels. Among of gate channels, at least one is along the signal line, which is connected to the source region through a source contact.



• • • • • • • • • • • • • • • • • • •	TT			• • • • • • • • • • • • • • • • • • • •
一、本案已向	<u> </u>			
國家(地區)申請專利	申請日期	案號	主張專利法第	3二十四條第一項優
	•			· · · · · · · · · · · · · · · · · · ·
*		無		
· .		-30		
·				
		•		
二、□主張專利法第二	十五條之一第一項	優先權:	*	
申請案號:				
· ·		無		
日期:			•	
三、主張本案係符合專	利法第二十條第一	項□第一款但書	或□第二款但書規	定之期間
日期:				•
四、□有關微生物已寄	左於國外,	•		
寄存國家:				
寄存機構:		無	·	
寄存日期:			4	
寄存號碼:		· ·		
□有關微生物已寄	存於國內(本局所持	旨定之寄存機構)	:	
寄存機構:			· (x)	•
寄存日期:		無		•
寄存號碼:	. 0			
	易於獲得 不須寄る	左。		•



五、發明說明 (1)

發明所屬之技術領域:

本發明與一種液晶顯示器製程技術有關,特別是有關於一種低溫多晶矽液晶顯示器之雙閘型薄膜電晶體結構,用以抑制漏電流。

先前技術:

液晶顯示器(LCD)係一種平面的顯示器,具有低耗電量特性,與同視窗尺寸之陰極射線管(CRT)相比,不論就佔用空間或質量而言,LCD都佔盡極大的優勢。也因此眾多廠商看好其後勢而相繼加入生產行列。這亦促使其價格更加大眾化。其產品線亦因此由小尺寸的消費性電子產品如掌上型計算機、電腦字典、手錶、手機、個人數位助理(PDA),更上層樓而向尺寸較大的筆記型電腦,通訊終端機,顯示板,個人桌上型電腦,電視等。特別是主動矩陣型薄膜電晶體液晶顯示器(TFT-LCD),其可視角、對比表現、反應時間是所有LCD顯示器的佼佼者,前途一片看好。

此外就 TFT-LCD而言,長期以來多以傳統非晶矽做為TFT-LCD之 TFT的主要材料,如今已另有一選擇,即使用多晶矽取代非晶矽並且有可能成為主流。這主要著眼於不管是電子或電洞的移動速率(mobility),多晶矽 TFT-LCD還有一個優點







五、發明說明 (2)

是形成 LCD面板之驅動電路 (包含 nMOS電晶體或 pMOS電晶體至於互補式金氧半電晶體 CMOS)可以和畫素面板之製造同時進行。由於上述因素,多晶矽型 TFT-LCD可以提供比非晶矽型 TFT-LCD更佳的切換速率,更具吸引力。

當然多晶矽型 TFT-LCD也並非沒有缺點,例如當 TFT進行開關切換至關閉狀態時,往往仍有甚大的汲極漏電流。為克服這個缺點,Inoue等人提出一種稱為雙閘極 (dual gate)的薄膜電晶體結構可用以抑制漏電流。請參考美國專利第5693959,另一種方法為由 Ha等人以輕掺雜 汲極 (LDD)的技術克服漏電流的問題,請參照其所獲得的美國專利第5,940,151號。

本發明將專注於雙閘極 (dual gate)的薄膜電晶體結構。請同時參照圖一 A的俯視圖及對應於圖一 A中 a-a'切割之橫截面示意圖。圖中標號 909係一多晶矽層,用以構成薄膜電晶體 (TFT)之源極重掺雜區 909a、源極輕掺雜區 909b、第一通道 909c、雙閘極中間輕掺雜區 909g。圖號 903則是掃瞄線包含兩個在第一通道 909c、第二通道 909e上的閘極。圖號 904條一信號線通常為鋁質金屬導線藉由汲極接觸 910(也是鋁質材料)連接汲極重掺雜區 909g。圖號 912則是汲極金屬導線藉由貫孔 (through hole)913與透明導體電極 914連接。同時亦藉由汲極接觸 911與汲極重掺雜區 909g連接。





五、發明說明(3)

上述的雙閘極結構中係將兩個閘極平行佈局於沿掃瞄線的方向,而不巧的是通常對包含彩色濾光片的設計中,紅、藍、綠三原色的畫素,以時下的佈局而言也是並排且沿掃瞄線方向,這樣的結果將導致畫面的解析度受到限制。因為以兩個通道 909c、 909e及雙閘極中間輕摻雜區 909d三者的總長度和,受到目前 TFT LCD微影機台的限制,其長度總和將會限制整個畫面的解析度。


雖然沿掃瞄線方向有畫素擁擠而影響解析度的問題,然而沿資料線的方向,卻因三原色畫素並排方向並不在此方向,而擁有更多的容忍空間。因此本發明將提出另一思考模式,將兩個通道的位置做調整,將部分沿掃瞄線上的負擔調整至由資料線方向來分擔,而解決上述傳統製程上的難題。


發明內容

本發明之目的,係提供一種低溫多晶矽液晶顯示器之雙閘型薄膜電晶體結構,用以抑制漏電流,同時,亦能改善傳統雙閘型薄膜電晶體結構之兩個閘極並列於掃描線方向對於解析度提高的妨害。

本發明係揭露一種用以抑制漏電流之液晶顯示器的像素多閘極薄膜電晶體佈局結構,在本發明中共包含五個實施例。

第一實施例中至少包含有一呈蛇形(或稱為階梯形)的複晶矽層與一包含一掃描線及一「型延伸部之閘極金屬層,該






五、發明說明 (4)

蛇型複晶矽層與該掃瞄線及該「型延伸部各有一交會點;此外,閘極通道的鄰接處為 n-輕摻雜區,而兩個閘極通道之間更包含一 n+重摻雜區以降低兩閘極通道之間的阻值。此外,「型複晶矽層的兩端部則分別為 n+重摻雜源極區及 n+重摻雜源極區。其中之 n+重摻雜源極區藉由一源極接觸窗連接於一資料線。 n+重摻雜汲極區則藉由汲極接觸窗連接至儲存電容及另一介層通道連接透明電極極板。

在第二實施例中,複晶矽層係呈 L型,且閘極金屬層包含一掃描線及一 L型延伸部,該 L型複晶矽層與該掃瞄線及該 L型延伸部各有一交會點以做為閘極通道,此外,閘極通道的鄰接處為 n-輕掺雜區, L型複晶矽層的兩端部則分別為 n+重掺雜源極區及 n+重掺雜汲極區。

在第三實施例中,複晶矽層係呈L型,且閘極金屬層包含一掃描線及一I型延伸部,該L型複晶矽層與該掃瞄線及該I型延伸部各有一交會點以做為閘極通道,此外,閘極通道的鄰接處為 n-輕摻雜區,而兩個閘極通道之間更包含一 n+重摻雜區以降低兩閘極通道之間的阻值。此外,L型複晶矽層的兩端部則分別為 n+重摻雜源極區及 n+重摻雜汲極區。

在第四實施例中,相似於第二實施例,複晶矽層係呈L型,且閘極金屬層包含一掃描線及一L型延伸部,該L型複晶矽層與該掃瞄線及該L型延伸部各有一交會點以做為閘極通




五、發明說明 (5)


道。此外,閘極通道的鄰接處為 N-輕摻雜區, L型複晶矽層的兩端部則分別為 N+重摻雜源極區及 N+重摻雜汲極區。不過上述的複晶矽層的豎段接近於資料線。

在第五實施例中,複晶矽層係呈L型,且閘極金屬層包含一掃描線及一L型延伸部,該L型複晶矽層與包含一掃瞄線及一L型延伸部之閘極全屬層之L型延伸部的橫段與豎段各有一交會點以做為閘極通道,此外,閘極通道的鄰接處為 П-輕摻雜區,而兩個閘極通道之間更包含一 П+重摻雜區以降低兩閘極通道之間的阻值。此外,L型複晶矽層的兩端部則分別為 П+重摻雜源極區及 П+重摻雜汲極區。

實施方式:

有鑒於未來不管是液晶顯示器或液晶電視的走勢除了大尺寸。 是在提高其解析度以進一步提高畫質。而時 是在提大的缺點在於OFF時的漏電流,而時 是多品類不器最大的缺點在於OFF時的漏電流,而時 下的雙閘極佈局結構 可降低漏電流但卻又因兩個閘極 好力於沿端 的人 對提高解析度是有妨害的的 實施方向,因解決上述的問題。以下實施方式的 的提供的 等電型雜質,為方便說明起見均係以 n型 導電型雜 質為例,但並不用以限制本發明的專利範圍,任何熟悉相關 技術者皆知, n型 導電型雜質 類之。本發明的佈局有多個不同的實施例,分述如下:







五、發明說明 (6)

本發明的第一實施例,請參考圖二 A之一畫素的佈局俯 視圖及其對應的橫截面示意圖圖二B。蛇形(或稱為階梯形, 如圖二 A所示)多晶砂區段100包括100A、100B、100C、 100E、100F、100G、100H、100I形成於玻璃基板上。 蛇形多晶砂區段100與掃瞄線金屬線120及 1形閘極延伸部121 有二個交會處,這兩個交會處分別構成第一通道1000、及第 二通道1000。當然,在形成掃瞄線金屬線120及 1形開極121 前會全面形成一閘極氧化層 140於基板上。第一通道 100C的 相鄰兩側邊是 n-輕摻雜區 100B、100D。同樣第二通道 100G的 相鄰兩側邊亦是 П-輕摻雜區 100斤、100H。為降低兩閘極通道 100C與100G之間的阻值,通常會包含一 n+重掺雜區 100E。此 晶矽區段 100A, 係一 n+重掺雜型導電性雜質的源極區 132而與金屬材質的資料線130,例如鋁質金屬線 連接。而多晶矽區段1001係重掺雜汲極區,藉由接觸 連接儲存電容(未圖示)且與形成於第一金屬間介電層 180上 之金屬導線 150連接。再藉由另一接觸窗 162而與第二金屬間 介電層190上之透明導體電極160相連接。

請注意圖二 A之多晶矽區段 100D、 100E、 100F,亦可以不需要像圖示的使三區呈直角,例如可以呈圖弧狀、或呈兩通道 100C與 100G連線的最短距離直線連接兩通道。若長度縮短至 1μ m(含)以下附近,可以只要一 n-輕摻雜區即可。







五、發明說明 (7)

本發明的第二實施例,請參考圖三之一畫素的佈局俯圖。L形多晶矽區段200包括200A、200B、200C、200D、200E、200F、200G形成於玻璃基板上。L形多晶矽區段200與掃瞄線金屬線220及L形開極延伸部221有二個交會處,這兩個交會處分別構成第一通道200C、及第二通道200E。當然,在形成掃瞄線金屬線220及L形開極221前會全面形成一開極氧化層240於基板上。一如前一實施例,第一通道200C、第二通道200E的相鄰兩側邊是n-輕摻雜區200B、200D及200D與200F。此外多晶矽區段200A,係一n+重摻雜型導電性雜質的源極區,藉由接觸窗232而與金屬材質的資料線230連接。而多晶矽區段200G係重摻雜汲極區,其藉由兩接觸窗分別與連接储存電容(未圖示)的金屬導線(未圖示)及透明導體電極260相連接一如第一實施例所述。

請注意若圖三之兩通道 200 C與 200 E的距離不大,只要一n-輕摻雜區 200 D即可,但為降低阻值亦可包含一n+重?雜區 200 D'於其中。

本發明的第三實施例,請參考圖四之一畫素的佈局俯視圖。L形多晶矽區段300包括300A、300B、300C、300D、300E、300F、300G、300H、300I形成於玻璃基板上。L形多晶矽區段300與掃瞄線金屬線320及I形閘極延伸部321有二個交會處,這兩個交會處分別構成第一通道300C、及第二通道300G。第一通道300C、第二通道300G的相鄰兩側邊是n-輕掺







五、發明說明(8)

雜區 300B、300D及 300F與 300H,且在 n-輕摻雜區 300D與 30個 間是 n+重摻雜區 300E,可用以降低兩閘極通道 300C與 300G之間的阻值。此外多晶矽區段 300A,係一 n+重摻雜型導電性雜質的源極區,藉由接觸窗 332而與金屬材質的資料線 330連接。而多晶矽區段 300I係重摻雜汲極區,其藉由兩接觸窗分別與連接儲存電容(未圖示)的金屬導線(未圖示)及透明導體電極 360相連接一如第一實施例所述。

同樣的多晶矽區段 300D、300E、300F,亦可以不需要像圖示的使三區呈直角,例如可以呈圖弧狀、或呈兩通道 300C與 300G連線的最短距離直線連接兩通道。若長度縮短至 1μm(含)以下附近,可以只要一 n-輕摻雜區即可。本發明的第四實施例,請參考圖五之一畫素的佈局俯視圖。L形多晶矽區段 400包括 400A、400B、400C、400D、400E、400F、400G形成於玻璃基板上。L形多晶矽區段 400與掃瞄線金屬線 420及 L形鏡像閘極 421有二個交會處,這兩個交會處分別構成第一通道 400C、及第二通道 400E。第四較佳實施例與第二實施例相較,基本上一為 L形鏡像閘極 421 ,一為 L形閘極 221其餘均相同,故不再贅述。同樣地,請注意若圖五之兩通道 400C與 400E的距離不大,只要一 n-輕摻雜區 400D即可,但為降低阻值亦可包含一 n+重 ?雜區 400D'於其中。

本發明的第五實施例,請參考圖六一畫素的佈局俯視圖。L形多晶矽區段500包括500A、500B、500C、500D、






五、發明說明 (9)

本發明具有以下優點

由於雙閘極中的兩個閘極通道至少有一係沿著資料線方向,因此使得本發明的電晶體佈局結構沿掃瞄線方向可以容納更多畫素,而可以提高解析度。

本發明以較佳實施例說明如上,而熟悉此領域技藝者, 在不脫離本發明之精神範圍內,當可作些許更動潤飾,其專 利保護範圍更當視後附之申請專利範圍及其等同領域而定。





圖式簡單說明

本發明的較佳實施例將於下列之說明文字中輔以下列(形做更詳細的闡述:



- 圖一A示傳統雙閘極薄膜電晶體之俯視示意圖。
- 圖一B顯示沿圖一A之 a-a'線的橫截面示意圖。
- 圖二A示本發明之雙閘極薄膜電晶體之俯視示意圖。
- 圖二 B顯示沿圖二 A之 b-b'線的橫截面示意圖。
- 圖三顯示本發明之雙閘極薄膜電晶體第二實施例之俯視示意
- 圖。
- 圖四顯示本發明之雙閘極薄膜電晶體第三實施例之俯視示意
- 昌。
- 圖五顯示本發明之雙閘極薄膜電晶體第四實施例之俯視示意
- 圖。
- 圖六顯示本發明之雙閘極薄膜電晶體第五實施例之俯視示意
- 圖。

圖號對照表

- 多晶砂區段100、200、300、400、500
- 多晶矽層 909
- n+重 掺 雜 源 極 區 909a、 100A、 200A、 300A、 400A、 500A
- n+重 掺 雜 汲 極 區 909g、 100I、 200G、 300I、 400G、 500I
- 第一通道 909c、100C、200C、300C、400C、500C
- 第二通道 909e、100G、200E、300G、400E、500G
- n-輕 摻 雜 區 909b、 909d、 909f、 100B、 100D、 100F、 100H



圖式簡單說明

200B, 200D, 200F, 300B, 300D, 300F, 300H, 400B,

400D, 400F, 500B, 500D, 500F, 500H

n+重 摻 雜 區 100E、 300E、 500E

掃描金屬線 903、120、220、320、420、520

I型 閘極 121、321

L型 閘 極 221、 521

L型 鏡 像 閘 極 421

資料線 904、130、230、330、430、530

接觸窗 910、 911、 913、 132、 133、 162、 232、 233、 332、

333 \ 432 \ 433 \ 532 \ 533

閘極氧化層 918、140、240、340、440、540

透明金屬電極 914、160、260、360、460、560

第一金屬介電層 919、180

第二金屬介電層 920、190

金屬導線 912、150



1.一種液晶顯示器之像素多閘極薄膜電晶體 (TFT), 至少包含:




一等電型雜質重掺雜源極區、一第一導電雜質摻雜區、 一第一閘極通道、一第二導電雜質摻雜區、一第二閘極通 道、一第三導電雜質摻雜區、及一導電型雜質重摻雜汲極區 依序排列於一複晶矽層內,該導電雜質重摻雜源極區藉由一 源極接觸窗而連接於一資料線,該複晶矽層形成於一基板上 並呈一蛇形或呈L型其中之一種,並且該第一閘極通道與該 第二閘極通道的長度方向至少一者係沿著資料線方向;


一閘極氧化層覆蓋上述之複晶矽層;以及

一多閘閘極形成於該閘極氧化層上,並且至少與該複晶矽層交會於該第一閘極通道及該第二閘極通道上方。

2.如申請專利範圍第 1項之多閘極薄膜電晶體,當其中上述 之複晶矽層呈一蛇形時,該多閘閘極包含一掃瞄線與一與該 掃瞄線垂直之 [形閘極延伸部,並分別與該蛇形複晶矽層之 其中二段交會於該第一閘極通道及該第二閘極通道上方。

3.如申請專利範圍第 1項之多閘極薄膜電晶體,當其中上述之複晶矽層呈一 L形,且該多閘閘極包含一掃瞄線及一 L形閘極延伸部時,其中該掃瞄線及該 L形閘極延伸部皆與該 L形複晶矽層交會於該 L形複晶矽層之豎段,該 L形複晶矽層之横段末端係該導電雜質重掺雜源極區,豎段末端係該導電雜質重






掺雜汲極區。



4.如申請專利範圍第 3項之多閘極薄膜電晶體,當其中上述之複晶矽層呈一 L形,且該多閘閘極包含一掃瞄線及一 L形鏡像閘極延伸部時,其中該掃瞄線及該 L形鏡像閘極延伸部皆與該 L形複晶矽層交會於該 L形複晶矽層之豎段,該 L形複晶矽層之橫段末端係該導電雜質重摻雜源極區,豎段末端係該導電雜質重摻雜源極區,豎段末端係該導電雜質重摻雜汲極區。


5.如申請專利範圍第 1項之多閘極薄膜電晶體,當其中上述 之複晶矽層呈一 L形時,該多閘閘極包含一掃瞄線與一與該 掃瞄線垂直之 I形閘極延伸部,並分別與該 L形複晶矽層之豎 段與橫段交會於該第一閘極通道及該第二閘極通道上方,該 L形複晶矽層之橫段末端係該導電雜質重摻雜源極區,豎段 末端係該導電雜質重摻雜汲極區。


6.如申請專利範圍第 1項之多閘極薄膜電晶體,當其中上述之複晶矽層呈一 L形時,該多閘閘極包含一掃瞄線及一 L形閘極延伸部,其中該 L形閘極延伸部之豎段與橫段分別與該 L形複晶矽層之橫段與豎段交會於該第一閘極通道及該第二閘極通道上方,該 L形複晶矽層之橫段末端係該導電雜質重掺雜源極區,豎段末端係該導電雜質重掺雜汲極區。



7.如申請專利範圍第6項之多閘極薄膜電晶體,更包含在了 述之第一閘極通道與上述之第二閘極通道之間的該第二導電 雜質輕摻雜區內包含一導電雜質重摻雜區於其中,以降低該 二閘極通道之間的阻值。


- 8.一種液晶顯示器之像素多閘極薄膜電晶體 (TFT), 至少包含:
- 一導電型雜質重掺雜源極區、一第一導電雜質掺雜區、 一第一閘極通道、一第二導電雜質掺雜區、一第二閘極通 道、一第三導電雜質掺雜區、及一導電型雜質重掺雜汲極區 依序排列於一複晶矽層內,該導電雜質重掺雜源極區藉由一 源極接觸窗而連接於一資料線,該複晶矽層以蛇形分佈形成 於一基板上;
 - 一閘極氧化層覆蓋上述之複晶矽層;以及
- 一多閘閘極包含一掃瞄線與一與該掃瞄線垂直之 [形閘極延伸部,並分別與該蛇形複晶矽層之其中二段交會於該第一閘極通道及該第二閘極通道上方而使該第一閘極通道與該第二閘極通道的長度方向其中之一者係沿著資料線方向。
- 9.一種液晶顯示器之像素多閘極薄膜電晶體 (TFT), 至少包含:
- 一等電型雜質重掺雜源極區、一第一等電雜質掺雜區、 一第一閘極通道、一第二導電雜質掺雜區、一第二閘極通 道、一第三導電雜質掺雜區、及一導電型雜質重掺雜汲極區






依序排列於一複晶矽層內,該導電雜質重摻雜源極區藉临 源極接觸窗而連接於一資料線,該複晶矽層形成於一基板上 並呈一 L形分佈;


- 一閘極氧化層覆蓋上述之複晶矽層;以及
- 一多閘閘極金屬層包含一掃瞄線及一延伸部,其中該延伸部係選自由垂直該掃瞄線之[形閘極延伸部、L形閘極延伸部、 L形閘極延伸部、 B L形鏡像閘極延伸部所組成的族群其中之一種,該多閘閘極金屬與該該L形複晶矽層交會於該第一閘極通道及該第二閘極通道上方,其中該第一閘極通道與該第二閘極通道的長度方向至少其中之一者係沿著資料線方向。
- 10.如申請專利範圍第9項之多閘極薄膜電晶體,當該延伸部係 L形閘極延伸部時,該 L形複晶矽層之橫段末端係該導電雜質重摻雜源極區,豎段末端係該導電雜質重摻雜汲極區,該掃瞄線與該 L形閘極延伸部,與該 L形複晶矽層之豎段交會於該第一閘極通道及該第二閘極通道上方。
- 11.如申請專利範圍第 9項之多閘極薄膜電晶體,當該延伸部係 I形閘極延伸部時,該 L形複晶矽層之橫段末端係該導電雜質重摻雜源極區,豎段末端係該導電雜質重摻雜汲極區,該構瞄線與該 L形閘極延伸部,分別與該 L形複晶矽層之橫段與豎段交會於該第一閘極通道及該第二閘極通道上方。
- 12.如申請專利範圍第9項之多閘極薄膜電晶體,當該延伸部




係L形鏡像閘極延伸部時,該L形複晶矽層之横段末端係該電雜質重摻雜源極區,豎段末端係該導電雜質重摻雜汲極區,該掃瞄線與該L形鏡像閘極延伸部,與該L形複晶矽層之豎段交會於該第一閘極通道及該第二閘極通道上方。

13.如申請專利範圍第9項之多閘極薄膜電晶體,當該延伸部係L形閘極延伸部時,該L形複晶矽層之橫段末端係該導電雜質重掺雜源極區,豎段末端係該導電雜質重掺雜汲極區,該L形閘極延伸部之豎段與橫段分別與該L形複晶矽層之橫段及豎段交會於該第一閘極通道及該第二閘極通道上方。








申請案件名稱: 薄膜電晶體之雙閉極佈局結構













圖一A(習知技藝)




圖一B(習知技藝)












昌










圖 六